

APELLIDOS: _____ NOMBRE: _____

Normas: Escribe los apellidos y el nombre en cada hoja de examen y en cada hoja adicional que utilices. No mezcles en la misma hoja respuestas de bloques diferentes: se entregará cada bloque por separado. La respuesta a los ejercicios debe estar escrita con bolígrafo. Está permitido el uso de calculadora.

Importante!: Si quieres conservar la nota obtenida en la primera oportunidad de alguna de las partes del examen, **tacha la pregunta correspondiente**. Para conservar la nota es necesario haber alcanzado al menos el 50% de la puntuación. En otro caso, la nota de la segunda oportunidad será la obtenida en este examen.

Bloque 1

- [2p] 1. El siguiente código se ejecuta en el procesador segmentado de 5 etapas estudiado en clase: IF, ID, EX, MEM y WB. Los saltos se deciden en la etapa ID empleando predicción de salto fijo no efectivo. Hay una unidad de detección de riesgos en la etapa ID, y una unidad de anticipación en la etapa EX. La unidad de suma en punto flotante está segmentada, y requiere 3 ciclos de reloj para efectuar unaa operación de suma. Cada una de las etapas MEM y WB sólo puede gestionar una instrucción en cada ciclo.
- (a) [0.4p] Muestra el diagrama mult ciclo para **la primera iteración** de este código, marcando de forma explícita **las anticipaciones y los bloqueos del pipeline**.

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
1 addi \$s0, \$0, 4																
Loop:																
2 lwc1 \$f1, 0(\$a1)																
3 add.s \$f2, \$f1, \$f2																
4 addi \$a1, \$a1, 4																
5 addi \$s0, \$s0, -1																
6 bne \$s0, \$0, Loop																
7 swc1 \$f2, 0(\$a2)																

- (b) [0.3p] Dentro del bucle, indica dos dependencias verdaderas (de datos) y una antidependencia.
- (c) [0.2p] Identifica **sobre el diagrama** un riesgo estructural y un riesgo de control.
- (d) [0.3p] En este código, si el procesador emplease un **predictor de saltos dinámico de 1-bit**, razona cuántas veces se predeciría el salto de forma correcta.
- (e) [0.3p] Partiendo del código original, si el procesador emplease salto retardado, razona sobre la posibilidad de emplear la instrucción 5 (addi \$s0, \$s0, -1) para rellenar el hueco de retardo.
- (f) [0.5p] Razona cuáles de las siguientes señales de control estarían activas en cualquiera de las etapas del procesado durante el quinto ciclo de ejecución: MemRead, MemWrite, RegWrite, Mem2Reg, Branch, IF_flush.

- [2p] 2. Un computador tiene una memoria principal de **1 MiB** y una memoria caché asociativa por conjuntos de **2 vías** de **512 B** con líneas de **16 bytes**, con algoritmo de reemplazo LRU. Las políticas de escritura son **post-escritura (write-back)** y **ubicar en escritura (write-allocate)**. Comenzando con la caché vacía, ejecutamos el siguiente código. La matriz A está almacena por filas comenzando en la dirección 0x0A000, y cada elemento de tipo “int” ocupa exactamente 4 bytes. Las variables escalares se almacenan en registros de la CPU y no generan accesos a memoria.

```
int i, j, A[32][64];
for (i = 0; i < 2; i++)
    for (j = 0; j < 2; j++)
        A[j+1][i*2] = A[j][0]
```

- (a) [0.3p] Calcula la dirección de memoria ocupada por A[i][j] en función de “i” y “j”.
- (b) [0.3p] Indica la partición en campos de una dirección física desde el punto de vista de la caché.
- (c) [0.6p] Rellena todos los campos de la siguiente tabla de accesos a memoria: dirección, etiqueta, e índice/conjunto (en formato **hexadecimal**); indica si el acceso resulta en un acierto o un fallo caché, y en este último caso en qué tipo de fallo; e indica si el acceso provoca una escritura a memoria principal (MP) o no.

Dirección	Etiqu.	Idx	A/F	Tipo de Fallo	Escritura MP

- (d) [0.3p] Si el tiempo medio de acceso a memoria fue de 43 ciclos, y el tiempo de acierto caché es de 1 ciclo, calcula el tiempo de acceso a memoria principal.
- (e) [0.6p] Discute la veracidad de las siguientes afirmaciones:
- Una caché víctima reduce la tasa de fallos y, por lo tanto, también reduce el tiempo medio de acceso a memoria.
 - En este sistema, si hubiese una caché L2 del doble de tamaño que la caché L1 y manteniendo el resto de parámetros de la caché idénticos, ningún fallo provocaría una escritura a memoria principal.
 - Si esta caché tuviese una política de escritura directa (write-through), no habría fallos de conflicto.

APELLIDOS: _____ NOMBRE: _____

Bloque 2

- [0.75p] 3. Un programa consta de 10^9 instrucciones y tarda 1.4 segundos en ejecutarse. Involucra únicamente dos subsistemas en la ejecución: CPU y E/S. El 30% de las instrucciones son sumas de valores de doble precisión, que tardan cada una exactamente 4 ciclos en ejecutarse cada una. El 10% son instrucciones de E/S que tardan de media 10 ciclos cada una. El resto de operaciones son de tipo entero y se ejecutan en 1 ciclos de reloj.
- (a) Calcula el CPI.
 - (b) Calcula la métrica FLOPS para esta ejecución.
 - (c) Calcula la frecuencia de reloj.
 - (d) En una segunda versión de esta máquina se consigue una aceleración de 2.5 en las operaciones de entrada salida. El resto de operaciones no se ven afectadas. ¿Cuánto más rápido se ejecuta el programa en esta máquina con respecto a la anterior?
 - (e) Este programa forma parte de un benchmark SPEC. Al ejecutarlo 3 veces se han medido tiempos de 1.3, 1.1 y 1.6 segundos. La máquina de referencia para ese benchmark ha tardado 24 segundos en ejecutarlo. Calcula el ratio SPEC individual para este programa.

[2p] 4. Un computador con 1 GiB (2^{30} bytes) de memoria principal utiliza memoria virtual paginada con traducción en 2 niveles. El tamaño de página es de 4 KiB (2^{12} bytes). Cada tabla de páginas involucrada en el proceso de traducción ocupa exactamente una página física, y cada entrada comienza con 1 bit de residencia, seguido de 1 bit de modificación, 12 bits adicionales de protección y control, y el número de página física.

- (a) Determina el tamaño del espacio virtual.
- (b) En la traducción de la dirección virtual `0x0116453C`, la entrada correspondiente de la tabla de páginas de último nivel (la última tabla consultada antes de terminar el proceso) contiene el valor `0x90431F45`. Razona si se puede hacer una traducción válida y calcula la dirección física resultante.
- (c) La siguiente tabla muestra el contenido de la TLB de un proceso. Indica una dirección virtual que pueda ser traducida a través de esta TLB, y cuál sería la dirección física correspondiente.

PV	PF
0x44510	0x1F34C
0xD178C	0x2ABD0
0x44511	0x0A1B3
0x3A022	0x1BD42

- (d) Describe brevemente una utilidad de la memoria virtual
- (e) Indica una ventaja y un inconveniente de una caché virtual con respecto a una caché física en la gestión de la memoria virtual

APELLIDOS: _____ NOMBRE: _____

Bloque 3

[0.5p] 5. Completa correctamente las siguientes afirmaciones:

- (a) Suponiendo discos de 1 TiB y una capacidad neta de almacenamiento de 8 TiB, un **RAID 6** tendrá una capacidad de almacenamiento total de .
- (b) Algunas de las ventajas de los discos de estado sólido **SSD** frente a los discos duros magnéticos **HDD** son ser y más silenciosos.
- (c) Los discos duros (**HDD**) y las unidades de estado sólido (**SSD**) forman parte del nivel de memoria de un computador.
- (d) Los **RAID 4** y **5** son similares, pero el no tiene el problema de cuello de botella en el acceso a la información de paridad.
- (e) Cuando queremos implementar un **RAID**, si utilizamos un único modelo de disco de un fabricante, es aconsejable que sean de para aumentar la fiabilidad.

[0.75p] 6. Tenemos un sistema con memoria virtual de páginas de 4 KiB que conecta la memoria principal con el almacenamiento secundario mediante un bus síncrono de 64 bits a 50 MHz.

Las transferencias de las páginas están gestionadas por una DMA a través de este bus en transacciones de 128 palabras (8 bytes/palabra), necesitando 300 ns para la lectura de la primera palabra y 150 ns para el resto.

Tanto el envío de 64 bits a través del bus como el de la dirección al controlador del almacenamiento secundario requieren un ciclo. Las transferencias de datos leídos más recientemente pueden solaparse con la lectura de los siguientes. Entre transacciones de bus es necesario esperar 2 ciclos de reloj de bus.

Calcula la latencia y el ancho de banda para la lectura de una página.